隐埋技术在集成电路中,三极管集电极也必须从硅片同一侧引出,故集惠州变压器电流如必须经过一段很长的路径流入基区,特别是L段,只有几微米厚,加之集电区的浓度较低,故呈现的体电阻很大。这不仅造成较大的电压损失,还有可船使器件的高频特性变差。为此,人们在基区下方的惠州变压器集电区制造一个重掺杂的地方。这样集电区就大大减小。这个N+层就是上面提到的隐埋层。这个隐埋层通常是外妊工艺前用扩散法形成。由于集成电路的所有元器件都是在一块面积很小的硅片上制造的,故这些集成化的无源的和有源的元器件既与分立元器件有变压器厂共性,也有其本身的固有特性。